Naslov
FPGA implementacija filtara s varijabilnim kašnjenjem temeljena na Farrow strukturi
(FPGA implementation of variable delay filters based on Farrow structure)

Autori
Benc, Antonio

Vrsta, podvrsta i kategorija rada
Ocjenski radovi, diplomski rad, diplomski

Fakultet
Fakultet elektrotehnike i računarstva

Mjesto
Zagreb

Datum
06.07

Godina
2016

Stranica
52

Mentor
Vučić, Mladen

Neposredni voditelj
Molnar, Goran

Ključne riječi
FIR filtar; frakcionalno kašnjenje; Farrow struktura; FPGA; SoC dizajn
(FIR filter; fractional delay; Farrow structure; FPGA; SoC design)

Sažetak
U ovom radu opisani su filtri s varijabilnim kašnjenjem i razvijen je model filtra s varijabilnim kašnjenjem koji koristi Farrow strukturu te je napravljena njegova implementacija na razvojnom sustavu Zedboard. Model podržava maksimalan red filtra 10. U svrhu usporedbe razvijen je i model filtra s varijabilnim kašnjenjem koji koristi CIC interpolator. Testiranje nad nekoliko ispitnih signala pokazalo je da Farrow filtar daje rezultate bliže idealnima i koristi manje odsječaka programabilne logike, no za razliku od filtra sa CIC interpolatorom koristi DSP ćelije.

Izvorni jezik
Hrvatski

Znanstvena područja
Elektrotehnika, Računarstvo

POVEZANOST RADA