Naslov
FPGA implementacija metode povećanja originalne rezolucije slike korištenjem više snimki
(FPGA implementation of Super-resolution image enhancement from several images)

Autori
Sočec, Igor

Vrsta, podvrsta i kategorija rada
Ocjenski radovi, diplomski rad, diplomski

Fakultet
Fakultet elektrotehnike i računarstva

Mjesto
Zagreb

Datum
06.07

Godina
2012

Stranica
57

Mentor
Petrinović, Davor

Ključne riječi
superrezolucija; povećanje rezolucije; rekonstrucija slike iz više uzoraka; FPGA implementacija
(superresolution; upsampling; image recostruction; FPGA implementation)

Sažetak
U ovom radu predstavljena je i implementirana metoda povećanja izvorne rezolucije slike korištenjem više snimaka koja može raditi u stvarnom vremenu, s potencijalnim korištenjem u obradi video zapisa. Povećanje originalne rezolucije slike korištenjem više snimki metoda je poznata pod nazivom super rezolucija te ima široku primjenu u obradi medicinskih, vojnih, nadzornih, ali i komercijalnih slika. Temelji se na ĉinjenici da uzastopne snimke iste scene pod pretpostavkom meĊusobnih sitnih pomaka manjih od veliĉine piksela sadrže drugaĉije informacije o snimanoj sceni. Obradom takvih snimki moguće je iskoristiti dodatne informacije i sastaviti sliku koja ima višu rezoluciju od poĉetnih snimki. MeĊusobni pomaci snimaka mogu biti kontrolirani i izazvani namjerno, ali mogu se dogoditi sluĉajno kao posljedica vibracija. Metoda super rezolucije sastoji se od koraka registracije slika niske rezolucije, koji ukljuĉuje procjenu meĊusobnih pomaka ako su oni sluĉajni, te koraka rekonstrukcije slike visoke rezolucije iz registriranih slika. Za registraciju slika niske rezolucije u ovom radu korišten je algoritam temeljen na diferenciji slika koji procjenjuje njihove meĊusobne translatorne pomake. Registrirane slike postavljene su na mrežu visoke rezolucije, a za rekonstrukciju slike visoke rezolucije korišten je algoritam koji se temelji na decimaciji i interpolaciji u frekvencijskoj domeni. Korišteni algoritam je modificiran i pretvoren u filtriranje kako bi bio lakše izvediv u stvarnom vremenu. Svi algoritmi su implementirani te ispitani u programskom jeziku MATLAB. Predložena je arhitektura sustava koji ostvaruje metodu na FPGA sklopu te je razvijen ponašajni model u jeziku za opis sklopovlja VHDL. Na temelju dobivenih rezultata u ispitnom okruženju diskutirani su koraci za potpunu implementaciju sustava.

Izvorni jezik
Hrvatski

Znanstvena područja
Elektrotehnika, Računarstvo

POVEZANOST RADA