Naslov
Analiza brzine rada i prinosa procesiranih sklopova emiterski vezane logike u tehnologiji bipolarnog tranzistora s horizontalnim tokom struje
(Analysis of speed and yield of processed emitter coupled logic circuits in technology of horizontal current bipolar transistor)

Autori
Petričević, Marijan

Vrsta, podvrsta i kategorija rada
Ocjenski radovi, diplomski rad, diplomski

Fakultet
Fakultet elektrotehnike i računarstva

Mjesto
Zagreb

Datum
01.07

Godina
2011

Stranica
58

Mentor
Suligoj, Tomislav

Neposredni voditelj
Koričić, Marko

Ključne riječi
bipolarni tranzistor; frekvencija jediničnog strujnog pojačanja; BiCMOS; HCBT; ECL; prstenasti oscilator
(bipolar transistor; cut - off frequency; BiCMOS; HCBT; ECL; ring oscillator)

Sažetak
U ovome radu je objašnjen tehnološki proces tranzistora s horizontalnim tokom struje (engl. Horizontal Current Bipolar Tranzistor - HCBT) i metode integracije HCBT elemenata sa standardnom 180 nm CMOS tehnologijom. Opisan je rad emiterski vezane logike (engl. Emitter Coupled Logic - ECL) kao jedne od najbržih logičkih skupina. Na silicijskim waferima su mjerene karakteristike prvih sklopova realiziranih u HCBT tehnologiji. Mjerene su različite verzije prstenastih oscilatora na integriranim čipovima i analizirana je frekvencija rada, potrošnja, produkt snaga - vrijeme kašnjenja, prinos i rasipanje parametara. Mjerenjem i mapiranjem testnih ECL ćelija s različitim duljinama emitera HCBT tranzistora i vrijednostima otpornika potvrdili smo analitičku analizu u pogledu naponskih razina, hoda izlaznog napona i potrošnje ECL ćelije. Mjereni su prstenasti oscilatori s malim HCBT tranzistorima (lE =1.37 μm) i velikim HCBT tranzistorima (lE =6.03 μm). Na waferu #6 (čip #61) je mjerena optimalna radna točka za male i velike ECL ćelije, a kako bi se dobilo minimalno vrijeme kašnjenja i prihvatljiv produkt snaga-vrijeme kašnjenja. Mapiranjem wafera dobili smo srednje vrijeme kašnjenja od 16.45 ps (za lE =6.03 μm ), te 20.78 ps (za lE =1.37 μm). Pokazano je da vrijeme kašnjenja dominantno ovisi o okidanju diferencijskog para HCBT tranzistora. Duljim emiterom smanjujemo otpor baze, dok kapacitet Cjbc raste proporcionalno sporije zbog manjih utjecaja parazitnih dijelova ekstrinzičnog tranzistora. Na čipu #60 je izmjereno najmanje vrijeme kašnjenja ECL ćelije i iznosi 14.56 ps. Dobiven je najveći prinos tehnologije od 87 % funkcionalnih prstenastih oscilatora (uz lE =1.37 μm) sa relaksiranijim layout-om. Prvi testni sklopovi daju dobre karakteristike i prinos po waferu uz činjenicu da sadrže preko 400 funkcionalnih HCBT tranzistora po prstenastom oscilatoru. HCBT tehnologija je namijenjena mobilnim uređajima gdje je potrebno višestruko manje tranzistora za realizaciju analognih integriranih sklopova. Napredak tehnologije se vidi u korištenju drugih poluvodičkih materijala, kao što je silicij-germanij, gdje bi dobili još manje vrijeme kašnjenja.

Izvorni jezik
Hrvatski

Znanstvena područja
Elektrotehnika

POVEZANOST RADA