Naslov
Implementacija FPGA koprocesora na PCI sabirnici
(Implementation of FPGA coprocessor on the PCI bus)

Autori
Gagić, Milan

Vrsta, podvrsta i kategorija rada
Ocjenski radovi, diplomski rad, diplomski

Fakultet
Fakultet elektrotehnike i računarstva

Mjesto
Zagreb

Datum
21.01

Godina
2011

Stranica
71

Mentor
Sruk, Vlado

Ključne riječi
standardno računalo; PCIe; No Instruction Set Computer (NISC); Advanced Encryption Standard (AES)
(general-purpose computer; PCIe; No Instruction Set Computer (NISC); Advanced Encryption Standard (AES))

Sažetak
Današnja računala zahtijevaju visoku propusnost sabirničkih sustava. PCIe je I/O serijska sabirnica treće generacije koja uz visoku propusnost zadržava programsku kompatibilnost s paralelnom PCI sabirnicom. Unutar ovog rada opisana je osnovna ideja o implementaciji simetričnog algoritma za kriptiranje AES-128 kao funkcije standardnog računala dostupne preko PCIe sabirnice. NISC predstavlja novu procesorsku tehnologiju koja uklanja skup instrukcija te omogućuje jednostavnu prilagodbu puta podataka. AES-128 algoritam implementiran je na pojednostavljenom putu podataka NISC procesora. Četiri instance NISC procesora zajedno s memorijom i raspoređivačem posla spojene su u jedan kompletan sustav za kriptiranje. Sustav je uspješno implementiran na Virtex-5 FPGA čipu. Dobivene performanse sustava uspoređene su s nekima od visoko propusnih sklopovskih i programskih izvedbi AES-128.

Izvorni jezik
Hrvatski

Znanstvena područja
Računarstvo

POVEZANOST RADA