Naslov
Dinamičko CMOS zbrajalo
(Dynamic CMOS Adder)

Autori
Peko. Lea

Vrsta, podvrsta i kategorija rada
Ocjenski radovi, diplomski rad, preddiplomski

Fakultet
Fakultet elektrotehnike i računarstva

Mjesto
Zagreb

Datum
07.07

Godina
2010

Stranica
35

Mentor
Butković, Željko

Ključne riječi
zbrajalo; dinamičko zbrajalo; optimizacija; program PSpice; simulacija; vrijeme kašnjenja; topologija CMOS sklopova; program Microwind; parazitni kapaciteti
(adder; dynamic adder; optimization; PSpice program; simulation; delay time; CMOS layout; Microwind program; parasitic capacitance)

Sažetak
Tema ovog završnog rada je dinamičko CMOS zbrajalo. Najprije smo se upoznali s općenitim karakteristikama zbrajala, te karakteristikama i konfiguracijom dinamičkog zbrajala. Zatim smo optimizirali 4-bitovno dinamičko zbrajalo u programu PSpice, da bismo dobili optimalne veličine širine kanala tranzistora radi bržeg rada sklopa. Uspoređujući rezultate simulacija, odnosno vrijeme kašnjenja sklopa, u ovisnosti o širini kanala tranzistora, te različitim kombinacijama ulaza, došli smo do iznosa optimalnih parametara koje smo u daljnjem radu koristili. S takvim veličinama širine kanala tranzistora, crtali smo topologiju sklopa u programu Microwind. Tokom crtanja trebalo je paziti na topološka pravila koja su određena 0, 18 μm TSMC CMOS tehnologijom. Zatim smo ekstrahirali prospojnu listu, koja uzima u obzir parazitne kapacitete prospojnih vodova, te za jednake širine kanala i kombinacije ulaza kao pri simulaciji na temelju električne sheme, dobili smo vrijeme kašnjenja sklopa. Usporedivši rezultate tih dviju simulacija, došli smo do zaključka da sklop pri idealnim uvjetima, radi brže, dok pri uzimanju u obzir parazitnih kapaciteta radi sporije.

Izvorni jezik
Hrvatski

Znanstvena područja
Elektrotehnika

POVEZANOST RADA