Naslov
Impulsom okidani CMOS bistabil
(Pulse Triggered CMOS Latch)

Autori
Zelić, Miro

Vrsta, podvrsta i kategorija rada
Ocjenski radovi, diplomski rad, preddiplomski

Fakultet
Fakultet elektrotehnike i računarstva

Mjesto
Zagreb

Datum
12.02

Godina
2010

Stranica
29

Mentor
Butković, Željko

Ključne riječi
impulsom okidani bistabil; optimizacija CMOS sklopova; topologija; Pspice; Microwind
(Pulse triggered CMOS latch; CMOS circuit optimization; Layout; Pspice; Microwind)

Sažetak
Impulsom okidani CMOS D-bistabil je sekvencijski logicki sklop koji se koristi kao sklop za pamcenje logickog stanja. Ovi sklopovi se koriste u brzim digitalnim sustavima, kao što su mikroprocesori. Zbog toga parametri poput brzine i potrošnje bistabila imaju važnu ulogu u ukupnim karakteristikama cijelog sustava. Kod impulsom okidanih bistabila koristi se samo impuls takta, ali ne i njegov komplement. Promjena impulsa takta CP pomocu invertora generira impuls CPG koji upravlja radom bistabila. Širinom impulsa CPG odreduje se vrijeme propuštanja signala. Cilj rada je optimizacija sklopa radi postizanja boljih karakteristika i njegova implementacija u TSMC 0, 18 µm-skoj tehnologiji. Pomocu programa Pspice podesili smo dimenzije tranzistora kako bi osigurali najbrži moguci rad sklopa. U programu Microwind nacrtali smo topologiju sklopa i ekstrahirali prospojnu listu koja sadrži parazitne kapacitete linija. Pomocu SPICE analize usporedili smo kašnjenja na razini elektricne sheme i na razini topologije. Ustanovili smo da rezultati kašnjenja na razini topologije tocnije opisuju sklop.

Izvorni jezik
Hrvatski

Znanstvena područja
Elektrotehnika

POVEZANOST RADA