Naslov
Sklopovska izvedba sustava za iscrtavanje elipse
(Hardware implementation of ellipse rendering)

Autori
Perlić, Marko

Vrsta, podvrsta i kategorija rada
Ocjenski radovi, diplomski rad

Fakultet
Fakultet elektrotehnike i računarstva

Mjesto
Zagreb

Datum
20.09

Godina
2009

Stranica
87

Mentor
Vučić, Mladen

Ključne riječi
iscrtavanje elipse; grafički kontroler; programabilna logička polja; FPGA
(ellipse rendering; graphic controller; Field Programmable Gate Array; FPGA)

Sažetak
U okviru diplomskog rada razmatrani su algoritmi za iscrtavanje glatke elipse zadane debljine koji su pogodni za implementaciju na programabilnim logičkim poljima (FPGA). Razvijeno je sklopovlje za iscrtavanje elipse u grafičkoj memoriji računalnog sustava. Sklopovlje je optimirano za rad sa SDR/DDR DRAM memorijama. Model sklopovlja razvijen je u jeziku VHDL te je optimiran za implementaciju na programabilnim logičkim poljima familije Spartan3/3E proizvođača Xilinx, Inc. Kod implementacije posebna pažnja poklonjena je smanjivanju broja ćelija, te brzini rada. Model je integriran u Xilinx EDK razvojno okruženje, te je uhodan u simulatoru i na stvarnom sklopovlju.

Izvorni jezik
Hrvatski

Znanstvena područja
Elektrotehnika

POVEZANOST RADA