Naslov
Sklopovska izvedba sustava za iscrtavanje linije
(Hardware implementation of line rendering)

Autori
Puljić, Martin

Vrsta, podvrsta i kategorija rada
Ocjenski radovi, diplomski rad

Fakultet
Fakultet elektrotehnike i računarstva

Mjesto
Zagreb

Datum
20.09

Godina
2009

Stranica
57

Mentor
Vučić, Mladen

Ključne riječi
iscrtavanje linije; grafički kontroler; programabilna logička polja; FPGA
(line rendering; graphic controller Field Programmable Gate Array; FPGA)

Sažetak
U okviru diplomskog rada razmatrani su algoritmi za iscrtavanje glatke linije proizvoljne debljine i smjera, koji su pogodni za sklopovsku implementaciju na programabilnim logičkim poljima (FPGA). Razvijeno je sklopovlje za iscrtavanje linije u grafičkoj memoriji sustava. Sklopovlje je optimirano za rad sa SDR/DDR DRAM memorijama. Model sklopovlja razvijen je u jeziku VHDL, te je optimiran za implementaciju na programabilnim logičkim poljima familije Spartan3/3E proizvođača Xilinx, Inc. Model je integriran u Xilinx EDK radno okruženje, te je uhodan u simulatoru i na stvarnom okruženju.

Izvorni jezik
Hrvatski

Znanstvena područja
Elektrotehnika

POVEZANOST RADA