Naslov
Ugradnja instrukcije množenja na procesoru P16 s minimalnim skupom instrukcija
(Implementation of multiply instruction on a minimum instruction set processor P16)

Autori
Karlović, Luka

Vrsta, podvrsta i kategorija rada
Ocjenski radovi, diplomski rad, preddiplomski

Fakultet
Fakultet elektrotehnike i računarstva

Mjesto
Zagreb

Datum
11.07

Godina
2008

Stranica
49

Mentor
Petrinović, Davor

Neposredni voditelj
Petrinović, Davor

Ključne riječi
procesor s minimalnim skupom instrukcija; MISC; programbilna logička polja; FPGA; Xilinx; P16; VHDL; instrukcija množenja
(Minimal Instruction Set Processor; MISC; Field Programmable Gate Arrays; FPGA; Xilinx; P16; multiply instruction)

Sažetak
U okviru završnog rada potrebno je proširiti skup instrukcija procesora P16 uvođenjem nove instrukcije množenja. Procesor P16 ima stogovnu arhitekturu s minimalnim skupom instrukcija. Procesor je potrebno implementirati korištenjem jezika za opis sklopovlja VHDL u tehnologiji logičkih polja, FPGA, porodice Xilinx Spartan 3. Za operaciju množenja iskoristiti sklopovske množače koji su raspoloživi u Spartan 3 arhitekturi. Instrukcija množenja ulaze argumente mora čitati sa vrha adresnog stoga, a rezultat množenja vraća na isti stog prepisivajući preko ulaznih argumenata. Širina ulaznih argumenata je 16 bita, a produkt mora biti izračunat u punoj 32- bitnoj točnosti. Prilikom izvedbe obratiti pažnju da se ne naruše vremenski odnosi protočne strukture izvedbe instrukcija.

Izvorni jezik
Hrvatski

Znanstvena područja
Elektrotehnika, Računarstvo

POVEZANOST RADA