Naslov
Modeliranje sučelja NISC procesora na Wishbone sabirnicu
(Wishbone Bus Interface Modeling for NISC)

Autori
Grubišić, Roko

Vrsta, podvrsta i kategorija rada
Ocjenski radovi, diplomski rad

Fakultet
Fakultet elektrotehnike i računarstva

Mjesto
Zagreb

Datum
15.05

Godina
2008

Stranica
99

Mentor
Sruk, Vlado

Ključne riječi
Wishbone sabirnica; No-Instruction-Set Computer; sustavi na čipu; topologija procesorskih sabirnica
(Wishbone Bus; No-Instruction-Set Computer; Systems-on-Chip; Processor Bus Topologies)

Sažetak
Trendovi brzog razvoja modernih ugrađenih računalnih sustava i sustava na čipu, sve veća složenost sklopovlja i programske podrške te sve stroža ograničenja zahtijevaju nove pristupe projektiranju. Sklopovsko-programsko suoblikovanje pokušava pružiti rješenje koristeći sinergiju sklopovlja i programske podrške kroz njihov konkurentni razvoj. NISC (No-Instruction-Set Computer) je novi pristup sklopovsko-programskom suoblikovanju temeljen na automatskom generiranju procesora posebne namjene. U sklopu ovog rada opisane su metode sklopovsko-programskog suoblikovanja i specifikacije često korištenih sabirničkih sustava u kontekstu oblikovanja sustava s procesorima posebne namjene. Kao praktični rad osmišljen je način povezivanja NISC procesora na WISHBONE sabirnicu koji je implementiran i testiran na FPGA razvojnoj pločici Xilinx ML506. Time je omogućeno korištenje NISC procesora kao koprocesora posebne namjene u sustavima temeljenima na WISHBONE sabirničkoj arhitekturi i tako je ostvarena proširiva platforma za sklopovsko-programski razvoj.

Izvorni jezik
Hrvatski

Znanstvena područja
Računarstvo

POVEZANOST RADA