Pregled bibliografske jedinice broj: 39868
Design and Delay-time Analysis of a 4-bit CMOS Mirror Adder
Design and Delay-time Analysis of a 4-bit CMOS Mirror Adder // Proceedings of MIPRO '99 / Biljanović, Petar ; Skala, Karolj ; Ribarić, Slobodan ; Budin, Leo (ur.).
Rijeka: Hrvatska udruga za informacijsku i komunikacijsku tehnologiju, elektroniku i mikroelektroniku - MIPRO, 1999. str. 58-61 (predavanje, međunarodna recenzija, cjeloviti rad (in extenso), znanstveni)
CROSBI ID: 39868 Za ispravke kontaktirajte CROSBI podršku putem web obrasca
Naslov
Design and Delay-time Analysis of a 4-bit CMOS Mirror Adder
Autori
Jovanović, Vladimir ; Butković Željko
Vrsta, podvrsta i kategorija rada
Radovi u zbornicima skupova, cjeloviti rad (in extenso), znanstveni
Izvornik
Proceedings of MIPRO '99
/ Biljanović, Petar ; Skala, Karolj ; Ribarić, Slobodan ; Budin, Leo - Rijeka : Hrvatska udruga za informacijsku i komunikacijsku tehnologiju, elektroniku i mikroelektroniku - MIPRO, 1999, 58-61
Skup
MIPRO '99, 22nd International Convention
Mjesto i datum
Opatija, Hrvatska, 17.05.1999. - 21.05.1999
Vrsta sudjelovanja
Predavanje
Vrsta recenzije
Međunarodna recenzija
Ključne riječi
CMOS; adder; MOSIS design rules; electrical characteristics; layout
Sažetak
A 4-bit CMOS static adder designed in the 2.0*m n-well technology using the MOSIS scalable design rules is presented. Electrical characteristics and layout design are discussed followed by an electrical simulation performed by PSpice. Simulation results are used to assess the delay time of this design.
*=micro
Izvorni jezik
Engleski
Znanstvena područja
Elektrotehnika
