Naslov
Rizici primjene programirljivih logičkih sklopova u ugrađenim industrijskim računalima, Modul 3: Izrada ispitno-razvojnog okruženja za ispitivanje (mjerenje) metastabilnosti izlaznih signala programirljivih sklopova tipa FPGA koji se koriste u IET rješenjima ugrađenih računala.
(Reliability of programmable logic devices in industrial embedded systems, Modul 3: Realization of metastability measurement setup for evaluation and development of FPGA programmable logic devices in industrial embedded systems.)

Autori
Medved Rogina, Branka ; Škoda, Peter ; Vlah, Maja

Izvornik
IRB

Vrsta, podvrsta
Ostale vrste radova, elaborat/studija

Godina
2008

Ključne riječi
programirljivi logički sklopovi; pouzdanost; ispitno-razvojno okruženje; industrijska udrađena računala
(programmable logic devices; measurement setup; metastability; industrial embedded systems)

Sažetak
Definirano je mjerno okruženje i izmjerene/određene su značajke metastabilnosti za Spartan-3 i Virtex-5 Xilinx FPGA koristeći tri osnovne metode mjerenja. Prikazani su arhitektura i vremenske značajke Spartan-3 i Virtex-5 Xilinx FPGA. Objašnjen je princip nove LTD (Late Transition Detection) mjerne metode, koja se koristi uz dvije referentne metode, Metodu Foley i Metodu s oscilatorima. LTD metoda je realizirana korištenjem PLL-a kao množitelja frekvencije (funkcija generiranja signala takta).

Izvorni jezik
Hrvatski

Znanstvena područja
Elektrotehnika

POVEZANOST RADA