Pregled bibliografske jedinice broj: 369127
Implementacija logičkog analizatora na FPGA sklopovlju
Implementacija logičkog analizatora na FPGA sklopovlju, 2008., diplomski rad, Fakultet elektrotehnike i računarstva, Zagreb
CROSBI ID: 369127 Za ispravke kontaktirajte CROSBI podršku putem web obrasca
Naslov
Implementacija logičkog analizatora na FPGA sklopovlju
(FPGA implementation of logic analyzer)
Autori
Kovačec, Saša
Vrsta, podvrsta i kategorija rada
Ocjenski radovi, diplomski rad
Fakultet
Fakultet elektrotehnike i računarstva
Mjesto
Zagreb
Datum
23.10
Godina
2008
Stranica
110
Mentor
Vučić, Mladen
Ključne riječi
logički analizator; programabilna logička polja; FPGA
(logic analyzer; Field Programmable Gate Array; FPGA)
Sažetak
U radu je opisana implementacija logičkog analizatora. Sklopovlje je razvijeno u jeziku VHDL, te ga optimirano za implementaciju na programabilnim logičkim poljima familije Spartan-3 proizvođača Xilinx, Inc. Razvijeno je i odgovarajuće ispitno okruženje. Za prihvat snimljenih signala koristiti se serijsku komunikaciju s osobnim računalom, a prikaz valnih oblika izveden je u MATLAB programskom okruženju.
Izvorni jezik
Hrvatski
Znanstvena područja
Elektrotehnika
POVEZANOST RADA
Projekti:
036-0362214-2217 - Razvoj i implementacija učinkovitih postupaka za digitalnu obradu signala (Vučić, Mladen, MZO ) ( CroRIS)
Ustanove:
Fakultet elektrotehnike i računarstva, Zagreb
Profili:
Mladen Vučić
(mentor)