Naslov
Višeprocesorska jezgra simulatora sa sklopovljem u zatvorenoj petlji
(Multi-processor simulator core with hardware in the loop)

Autori
Volarević, Marijo

Vrsta, podvrsta i kategorija rada
Ocjenski radovi, magistarski rad

Fakultet
Fakultet elektrotehnike i računarstva

Mjesto
Zagreb

Datum
10.07

Godina
1998

Stranica
93

Mentor
Babić, Hrvoje

Ključne riječi
HIL simulator; stvarno vrijeme; paralelna obradba; digitalna obradba signala
(HIL simulator; parallel real-time multiprocessing; digital signal processing)

Sažetak
Temeljeni na modularnim višeprocesorskim platformama s procesorima za obradbu signala, simulatori za rad u stvarnom vremenu predstavljaju fleksibilne strukure velike procesne moći, sposobne za izvršavanje simulacija visoke razine složenosti kao i za prilagodbu strukture u skladu s izmjenama ili novim projektim zahtjevima. Simulatori sa sklopovljem u zatvorenoj petlji (Hardware-in-the-loop: HIL), koji također rade u stvarnom vremenu, namijenjeni su za razvojne i ispitne aktivnosti u vjerodostojnom okruženju i ponovljivim laboratorijskim uvjetima. Prisutnost stvarnog sklopovlja pojedinih podsustava ili cijelog uređaja u zatvorenoj petlji omogućava ispitivanje primjerice funkcionalnog modela ili prototipa generiranjem pobuda vjerodostojnih radnim uvjetima, što donosi bitnu uštedu u sredstvima i poglavito vremenu razvoja. Razmatrajući iskustva i rezultate realizacije projekta tipičnog HIL simulatora istaknuta su glavna obilježja i zahtjevi na višeprocesorske platforme, algoritme i ostale dijelove strukture takvih sustava, te predložena rješenja pojedinih karakterističnih problema

Izvorni jezik
Hrvatski

Znanstvena područja
Elektrotehnika

POVEZANOST RADA