Pregled bibliografske jedinice broj: 325286
Top-down modeling of RISC processors in VHDL
Top-down modeling of RISC processors in VHDL // Proceedings of European Design Automation Conference
Hamburg, Njemačka, 1993. str. 454-459 (predavanje, međunarodna recenzija, cjeloviti rad (in extenso), znanstveni)
CROSBI ID: 325286 Za ispravke kontaktirajte CROSBI podršku putem web obrasca
Naslov
Top-down modeling of RISC processors in VHDL
Autori
Juan H.-P., Holmes, N.D., Bakshi S., Gajski D. D.
Vrsta, podvrsta i kategorija rada
Radovi u zbornicima skupova, cjeloviti rad (in extenso), znanstveni
Izvornik
Proceedings of European Design Automation Conference
/ - , 1993, 454-459
Skup
European Design Automation Conference
Mjesto i datum
Hamburg, Njemačka, 20.09.1993. - 24.09.1993
Vrsta sudjelovanja
Predavanje
Vrsta recenzije
Međunarodna recenzija
Ključne riječi
high-level design; modeling methodology; RISC
Sažetak
In this paper, we present a high-level design modeling methodology with three modeling levels: specification level, interface level, and functional level. We demonstrate our methodology on a RISC Processor design. All models have been implemented in VHDL and simulated on a SPARC 1 workstation using the ZYCAD HDL simulator, version 1.0a. Experimental results demonstrate the feasibility and usefulness of our methodology.
Izvorni jezik
Engleski
Znanstvena područja
Računarstvo
POVEZANOST RADA
Ustanove:
Fakultet elektrotehnike i računarstva, Zagreb
Profili:
Daniel Gajski
(autor)
