Naslov
Logička optimizacija sklopova definiranih RTL opisom
(Logical optimization of circuits defined by RTL)

Autori
Opačić, Srđan

Vrsta, podvrsta i kategorija rada
Ocjenski radovi, diplomski rad

Fakultet
Fakultet elektrotehnike i računarstva

Mjesto
Zagreb

Datum
21.04

Godina
2005

Stranica
78

Mentor
Biljanović, Petar

Ključne riječi
logička sinteza; optimizacija; RTL
(logical synthesis; optimization; RTL)

Sažetak
Današnji trendovi u mikroelektroničkoj industriji sve su više zasnovani na automatiziranom procesu projektiranja integriranih sklopova, od arhitekturalnog opisa do gotovog nacrta topologije, pa time i logička optimizacija postaje sve važniji čimbenik. Opisati automatizirani proces projektiranja. Opisati značajke RTL opisa. Definirati primjer tablice istine u RTL kodu uz pojašnjenje osnovnih karakteristika RTL opisa. Minimizirati tablice istine dane RTL opisom koristeći različite metode (Quine-McClusky, Karnaughove tablice, automatska minimizacija primjenom alata Espresso) i prema tome ručno implementirati sklopove. Implementirati sklop koristeći komercijalni CAD alat. Usporediti dobivena rješenja sa stajališta kompleksnosti, potrošnje, brzine i površine sklopa.

Izvorni jezik
Hrvatski

Znanstvena područja
Elektrotehnika

POVEZANOST RADA