Pregled bibliografske jedinice broj: 1537
Timing Reliability Evaluation of Gate Delay Faults
Timing Reliability Evaluation of Gate Delay Faults // Proceedings of the 19^th International Convention MIPRO'96. Conference on Microelectronics, Electronics and Electronic Technologies / Biljanović, Petar (ur.).
Rijeka: Hrvatska udruga za informacijsku i komunikacijsku tehnologiju, elektroniku i mikroelektroniku - MIPRO, 1996. str. 2/78-2/81 (predavanje, međunarodna recenzija, cjeloviti rad (in extenso), znanstveni)
CROSBI ID: 1537 Za ispravke kontaktirajte CROSBI podršku putem web obrasca
Naslov
Timing Reliability Evaluation of Gate Delay Faults
Autori
Medved Rogina, Branka
Vrsta, podvrsta i kategorija rada
Radovi u zbornicima skupova, cjeloviti rad (in extenso), znanstveni
Izvornik
Proceedings of the 19^th International Convention MIPRO'96. Conference on Microelectronics, Electronics and Electronic Technologies
/ Biljanović, Petar - Rijeka : Hrvatska udruga za informacijsku i komunikacijsku tehnologiju, elektroniku i mikroelektroniku - MIPRO, 1996, 2/78-2/81
Skup
19^th International Convention MIPRO
Mjesto i datum
Opatija, Hrvatska, 20.05.1996. - 24.05.1996
Vrsta sudjelovanja
Predavanje
Vrsta recenzije
Međunarodna recenzija
Ključne riječi
time delay; measurement; reliability; logic circuit
Sažetak
In this paper we consider single gate delay as part of the gate delay fault model. Experimental results are based on statistical analysis of bistables using density distribution function of the gate propagation delay, shown for gates in CMOS and TTL technology. As a part of the measuring system the interface card between fast ADC and PC is developed using the PLD technology.
Izvorni jezik
Engleski
Znanstvena područja
Elektrotehnika
POVEZANOST RADA
Projekti:
00980502
Ustanove:
Institut "Ruđer Bošković", Zagreb
Profili:
Branka Medved-Rogina
(autor)
