Naslov
Provjera sematike modelacijskog jezika VHDL

Autori
Blažević, Josip

Vrsta, podvrsta i kategorija rada
Ocjenski radovi, diplomski rad

Fakultet
Fakultet elektrotehnike i računarstva

Mjesto
Zagreb

Datum
15.05

Godina
2003

Stranica
134

Mentor
Basch, Danko

Ključne riječi
Java; VHDL

Sažetak
Tema ovog diplomskog rada je izvedba analizatora modelacijskog jezika VHDL. Analizator VHDL-a predstavlja svojevrstan "front-end" raznih primjena tog jezika, tako da može biti uključen u izvedbe simulatora, logičkih sintezatora, alata za formalnu verifikaciju i raznih drugih alata. Naglasak diplomskog je na opisu detalja izvedbe. Opisana je struktura analizatora, strukture podataka potrebne za predstavljanje VHDL-modela i međukod, tj. atriburirano sintaksno stablo koje predstavlja rezultat rada analizatora.

Izvorni jezik
Hrvatski

Znanstvena područja
Računarstvo

POVEZANOST RADA