Pregled bibliografske jedinice broj: 1183985
Projektiranje sklopovskih blokova protočnog analogno-digitalnog pretvornika u 0.35 um CMOS tehnologiji
Projektiranje sklopovskih blokova protočnog analogno-digitalnog pretvornika u 0.35 um CMOS tehnologiji, 2014., diplomski rad, diplomski, Fakultet elektrotehnike i računarstva, Zagreb
CROSBI ID: 1183985 Za ispravke kontaktirajte CROSBI podršku putem web obrasca
Naslov
Projektiranje sklopovskih blokova protočnog analogno-digitalnog pretvornika u 0.35 um CMOS tehnologiji
(Design of the circuit blocks for pipelined analog to digital converter in 0.35 um CMOS technology)
Autori
Harcet, Hrvoje
Vrsta, podvrsta i kategorija rada
Ocjenski radovi, diplomski rad, diplomski
Fakultet
Fakultet elektrotehnike i računarstva
Mjesto
Zagreb
Datum
11.07
Godina
2014
Stranica
47
Mentor
Koričić, Marko
Ključne riječi
CMOS, integrirani sklop, protočni analogno-digitalni pretvornik, dinamički komparator, sklop za očitavanje i zadržavanje uzoraka, operacijsko pojačalo
(CMOS, integrated circuit, pipelined analog to digital converter, MDAC, sample and hold amplifier, operational amplifier, dynamic comparator)
Sažetak
U radu su projektirani sklopovski blokovi protočnog analogno-digitalnog pretvornika u 0.35 um CMOS tehnologiji. Pretvornik je potpuno diferencijski te ima rezoluciju 8 bita i frekvenciju očitavanja 20 MS/s. Odabrana je protočna arhitektura koja koristi 1.5 bita po stupnju te je izvedena u tehnici preklapajućih kapaciteta. Osnovni 1.5 bitni stupanj se sastoji od 2 dinamička komparatora, i MDAC-a, odnosno DA pretvornika s implementiranom funkcijom pojačanja i sklopa za očitavanje zadržavanje signala (S/H sklop). Projektirani diferencijski dinamički komparator ima disipaciju 0.68 mW. Operacijsko pojačalo korišteno u MDAC-u koristi arhitekturu preklopljene kaskode s kojom je dobiveno pojačanje 65 dB i širina frekvencijskog područja jedničnog pojačanja 200 MHz. Pojačalo je potpuno diferencijsko, odnosno ima simetrične izlaze te je projektirana mreža kojom je ostvarena negativna povratna veza za zajednički signal (CMFB). Disipacija snage operacijskog pojačala iznosi 6 mW. Također je projektiran ulazni sklop za očitavanje i zadržavanje signala koji koristi flip-around arhitekturu. Korišteno je isto operacijsko pojačalo kao u osnovnom 1.5-bit-nom stupnju. Svi blokovi su projektirani s karakteristikama tranzistora za tipične uvjete procesiranja i na sobnoj temperaturi.
Izvorni jezik
Hrvatski
Znanstvena područja
Elektrotehnika
POVEZANOST RADA
Ustanove:
Fakultet elektrotehnike i računarstva, Zagreb
Profili:
Marko Koričić
(mentor)