Naslov
Dizajn i FPGA implementacija decimacijskog filtra temeljenog na izoštravanju i kompenzaciji amplitude
(Design and FPGA Implementation of Decimation Filter Based on Amplitude Sharpening and Compensation)

Autori
Duje Mušura

Vrsta, podvrsta i kategorija rada
Ocjenski radovi, diplomski rad, diplomski

Fakultet
Fakultet elektrotehnike i računarstva

Mjesto
Zagreb, Hrvatska

Datum
10.07

Godina
2019

Stranica
39

Mentor
Ana Sović Kržić

Neposredni voditelj
Goran Molnar

Ključne riječi
FPGA ; CIC filtar ; decimacijski filtar ; izoštravanje polinomom ; kompenzacija amplitude ; Zedboard
(FPGA ; CIC filter ; decimation filter ; polynomial sharpening ; amplitude compensation ; Zedboard)

Sažetak
Proučeni su postupci dizajna i realizacije rekurzivnih FIR decimatora temeljenih na polinomnom izoštravanju i kompenzaciji amplitude. Razvijeni su postupci određivanja optimalnih koeficijenata polinoma koji su izraženi kao sume potencija broja 2 te osiguravaju minmax izoštravanje u područjima preklapanja spektra. Nadalje, za kompenzator je razvijen postupak određivanja optimalnih koeficijenata koji su također izraženi kao sume potencija broja 2, a pritom osiguravaju minimalno odstupanje amplitude u danom području propuštanja. Cjelokupni dizajn decimacijskog filtra napravljen je u Matlab-u. Za dobivene koeficijente te za postojeći fizički ostvariv model izoštrenog CIC filtra razvijen je model decimacijskog filtra bez upotrebe množila pisan u jeziku VHDL. Konačno, model je uhodan na sustavu ZedBoard.

Izvorni jezik
Hrvatski

Znanstvena područja
Elektrotehnika

POVEZANOST RADA