Naslov
Paralelno-serijska procedura za ispitivanje dugih, logikom okruženih brojila
(Parallel/Serial Test Procedure for Counters in Digital Low Complexity ASICs)

Autori
Hrvoje Holas

Vrsta, podvrsta i kategorija rada
Ocjenski radovi, diplomski rad

Fakultet
Elektrotehnički fakultet Osijek

Mjesto
Osijek

Datum
09.07

Godina
2003

Stranica
44

Mentor
Prof.dr.sc. Tomislav Švedek

Neposredni voditelj
Prof.dr.sc. Tomislav Švedek

Ključne riječi
paralelno-serijska test procedura; brojila; ispitni slijed; test vektor
(parallel/serial test procedure; counters; test sequence; test cycles)

Sažetak
Ovaj rad opisuje generaliziranu paralelno-serijsku test proceduru za testiranje svih vrsta logikom okruženih brojila. Ova procedura poboljšava upravljivost i osmotrivost brojila i reducira duljinu ispitnog slijeda. Opisane su njezine prednosti i nedostaci. Optimalno dijeljenje primarnog brojila i generacija ispitnog slijeda je provedena pomoću razvijenog programa u Visual Basicu. Za optimalnu ili zadanu razdiobu ovaj program računa potrebnu dodatnu logiku i minimalni broj test vektora.

Izvorni jezik
Hrvatski

Znanstvena područja
Elektrotehnika

POVEZANOST RADA