Dizajn i FPGA implementacija jednostavnih FIR filtara bez upotrebe množila (CROSBI ID 422509)
Ocjenski rad | diplomski rad
Podaci o odgovornosti
Sertić, Martin
Petrinović, Davor
Molnar, Goran
hrvatski
Dizajn i FPGA implementacija jednostavnih FIR filtara bez upotrebe množila
U radu su opisani dizajn i implementacija jednostavnih FIR filtara bez množila. Kod takvih struktura filtara koeficijenti su izraženi kao predznačene potencije broja dva, što omogućuju uporabu posmaka umjesto množila. Takva implementacija filtara omogućuje obradu signala u sustavima gdje se iziskuje velika brzina rada. Za dizajn filtara korišteno je razvojno okruženje Matlab. Modeli filtra razvijeni su u jeziku za opis sklopovlja VHDL-u te su implementirani na programabilnim logičkim poljima (engl. FPGA) Zedboard razvojne pločice. Procesorski sustav Zedboard pločice radi pod operacijskim sustavom Xillinux, distribucije linuxa prilagođene radu s pločicom. Komunikacija procesorskog sustava i programabilnog dijela ide Xillybus sabirničkim sustavom. Za prijenos podataka Xillybusom u oba smjera koriste se FIFO memorije. Također u sklopu rada razvijeno je odgovarajuće ispitno okruženje u Matlabu koje služi za provjeru funkcionalnosti rada filtara.
FIR filtar ; CIC kompenzator ; globalna optimizacija ; minimax aproksimacija ; predznačena potencija broja dva ; implementacija bez množila ; VHDL ; Zedboard ; Xillinux ; Xillybus ; FIFO memorije
nije evidentirano
engleski
Design and FPGA implementation of simple multiplierless FIR filters
nije evidentirano
FIR filter ; CIC compensator ; global optimisation ; minimax aproximation ; signed power of two ; multiplierless implementation ; VHDL ; Zedboard ; Xillinux ; Xillybus ; FIFO memories
nije evidentirano
Podaci o izdanju
41
22.02.2018.
obranjeno
Podaci o ustanovi koja je dodijelila akademski stupanj
Fakultet elektrotehnike i računarstva
Zagreb