Pretražite po imenu i prezimenu autora, mentora, urednika, prevoditelja

Napredna pretraga

Pregled bibliografske jedinice broj: 958359

Dizajn i FPGA implementacija jednostavnih FIR filtara bez upotrebe množila


Sertić, Martin
Dizajn i FPGA implementacija jednostavnih FIR filtara bez upotrebe množila, 2018., diplomski rad, diplomski, Fakultet elektrotehnike i računarstva, Zagreb


CROSBI ID: 958359 Za ispravke kontaktirajte CROSBI podršku putem web obrasca

Naslov
Dizajn i FPGA implementacija jednostavnih FIR filtara bez upotrebe množila
(Design and FPGA implementation of simple multiplierless FIR filters)

Autori
Sertić, Martin

Vrsta, podvrsta i kategorija rada
Ocjenski radovi, diplomski rad, diplomski

Fakultet
Fakultet elektrotehnike i računarstva

Mjesto
Zagreb

Datum
22.02

Godina
2018

Stranica
41

Mentor
Petrinović, Davor

Neposredni voditelj
Molnar, Goran

Ključne riječi
FIR filtar ; CIC kompenzator ; globalna optimizacija ; minimax aproksimacija ; predznačena potencija broja dva ; implementacija bez množila ; VHDL ; Zedboard ; Xillinux ; Xillybus ; FIFO memorije
(FIR filter ; CIC compensator ; global optimisation ; minimax aproximation ; signed power of two ; multiplierless implementation ; VHDL ; Zedboard ; Xillinux ; Xillybus ; FIFO memories)

Sažetak
U radu su opisani dizajn i implementacija jednostavnih FIR filtara bez množila. Kod takvih struktura filtara koeficijenti su izraženi kao predznačene potencije broja dva, što omogućuju uporabu posmaka umjesto množila. Takva implementacija filtara omogućuje obradu signala u sustavima gdje se iziskuje velika brzina rada. Za dizajn filtara korišteno je razvojno okruženje Matlab. Modeli filtra razvijeni su u jeziku za opis sklopovlja VHDL-u te su implementirani na programabilnim logičkim poljima (engl. FPGA) Zedboard razvojne pločice. Procesorski sustav Zedboard pločice radi pod operacijskim sustavom Xillinux, distribucije linuxa prilagođene radu s pločicom. Komunikacija procesorskog sustava i programabilnog dijela ide Xillybus sabirničkim sustavom. Za prijenos podataka Xillybusom u oba smjera koriste se FIFO memorije. Također u sklopu rada razvijeno je odgovarajuće ispitno okruženje u Matlabu koje služi za provjeru funkcionalnosti rada filtara.

Izvorni jezik
Hrvatski

Znanstvena područja
Elektrotehnika, Računarstvo



POVEZANOST RADA


Projekti:
0036054
HRZZ-IP-2014-09-2625 - Iznad Nyquistove granice (BeyondLimit) (Seršić, Damir, HRZZ - 2014-09) ( POIROT)

Ustanove:
Fakultet elektrotehnike i računarstva, Zagreb

Profili:

Avatar Url Goran Molnar (mentor)

Avatar Url Davor Petrinović (mentor)

Poveznice na cjeloviti tekst rada:

Pristup cjelovitom tekstu rada

Citiraj ovu publikaciju:

Sertić, Martin
Dizajn i FPGA implementacija jednostavnih FIR filtara bez upotrebe množila, 2018., diplomski rad, diplomski, Fakultet elektrotehnike i računarstva, Zagreb
Sertić, M. (2018) 'Dizajn i FPGA implementacija jednostavnih FIR filtara bez upotrebe množila', diplomski rad, diplomski, Fakultet elektrotehnike i računarstva, Zagreb.
@phdthesis{phdthesis, author = {Serti\'{c}, M.}, year = {2018}, pages = {41}, keywords = {FIR filtar, CIC kompenzator, globalna optimizacija, minimax aproksimacija, predzna\v{c}ena potencija broja dva, implementacija bez mno\v{z}ila, VHDL, Zedboard, Xillinux, Xillybus, FIFO memorije}, title = {Dizajn i FPGA implementacija jednostavnih FIR filtara bez upotrebe mno\v{z}ila}, keyword = {FIR filtar, CIC kompenzator, globalna optimizacija, minimax aproksimacija, predzna\v{c}ena potencija broja dva, implementacija bez mno\v{z}ila, VHDL, Zedboard, Xillinux, Xillybus, FIFO memorije}, publisherplace = {Zagreb} }
@phdthesis{phdthesis, author = {Serti\'{c}, M.}, year = {2018}, pages = {41}, keywords = {FIR filter, CIC compensator, global optimisation, minimax aproximation, signed power of two, multiplierless implementation, VHDL, Zedboard, Xillinux, Xillybus, FIFO memories}, title = {Design and FPGA implementation of simple multiplierless FIR filters}, keyword = {FIR filter, CIC compensator, global optimisation, minimax aproximation, signed power of two, multiplierless implementation, VHDL, Zedboard, Xillinux, Xillybus, FIFO memories}, publisherplace = {Zagreb} }




Contrast
Increase Font
Decrease Font
Dyslexic Font