FPGA implementacija digitalnog pretvarača frekvencije bez upotrebe množila (CROSBI ID 417696)
Ocjenski rad | diplomski rad
Podaci o odgovornosti
Laznibat, Ivan
Petrinović, Davor
Molnar, Goran
hrvatski
FPGA implementacija digitalnog pretvarača frekvencije bez upotrebe množila
U ovom radu opisana je kratka teoretska pozadina o sustavu za digitalnu konverziju frekvencije uzorkovanja (eng. Digital down converter, DDC). Sustav se sastoji od kaskade: polinomijalno izoštrenog CIC decimatora (SCIC), SCIC kompenzatora i filtra kanala. Najčešća primjena DDC sustava je u programski definiranom radiju. Napravljen je model sustava u Matlabu te su uspoređena dva ekvivalentna primjera DDC-a: s i bez polinomijalnog izoštravanja. Napravljen je RTL model u VHDL i odgovarajuće ispitno okruženje gdje je model ispitan.
DDC ; CIC ; SCIC ; SCIC kompenzator ; kanalski filter ; FPGA
nije evidentirano
engleski
FPGA Implementation of Multiplierless Digital Down Converter
nije evidentirano
DDC ; CIC ; SCIC ; SCIC compensator ; channel filter ; FPGA
nije evidentirano
Podaci o izdanju
52
07.07.2017.
obranjeno
Podaci o ustanovi koja je dodijelila akademski stupanj
Fakultet elektrotehnike i računarstva
Zagreb