hrvatski

Implementacija CPRI sučelja na FPGA sklopovlju

U radu su opisani dijelovi prvog sloja CPRI (Common Public Radio Interface) specifikacije pogodni za izvedbu na FPGA sklopovlju. Objašnjen je princip serijalizacije i deserijalizacije podataka putem SerDes bloka. Objašnjen je princip dobivanja sinkroniziranog signala takta s optimalnim faznim pomakom putem CDR bloka. Opisane su mogućnosti i ograničenja razvojne pločice koja je služila za testiranje razvijenog programskog rješenja. Opisano je razvijeno programsko rješenje u programskom jeziku C i opisan je način korištenja razvijenih aplikacija. Opisano je razvijeno programsko rješenje u programskom jeziku VHDL s pripadajućim vremenskim dijagramima pojedinih razvijenih komponenti.

sučelje CPRI, FPGA, VHDL, Xillinux, SerDes, 8b/10b kodiranje

nije evidentirano