hrvatski

FPGA implementacija CIC filtra s poboljšanom selektivnošću

Sklopovi za smanjenje frekvencije uzoraka obično koriste CIC (cascaded integrator-comb) filtar u prvom stupnju pretvorbe. To je posljedica njegove učinkovite strukture koja ne koristi množila. Međutim, amplitudna karakteristika CIC filtra ima značajan propad amplitude u području propuštanja, koji nije poželjan u mnogim aplikacijama. Ovaj propad se može smanjiti promjenom klasične CIC strukture ili spajanjem dodatnog filtra, zvanog kompenzator, u kaskadu s CIC decimatorom. Prvi pristup temelji se na tehnici poboljšanja selektivnosti. U programski izvedenim prijemnicima koji koriste visoki stupanj decimacije obično se koristi kompenzator, dok se u prijemnicima koji koriste niske stupnjeve decimacije obično koristi tehnika poboljšanja selektivnosti. Budući prijemnici s niskim stupnjem decimacije izvode obradu signala na visokim frekvencijama uzoraka, poželjno je da se u implementaciji CIC filtra s poboljšanom selektivnošću ne koriste množila. U ovom radu je opisana FPGA implementacija CIC filtra s poboljšanom selektivnošću. Opisana je metoda za određivanje širina riječi u pojedinom stupnju filtra. Razvijen je generički RTL model decimatora, te je opisana njegova verifikacija i implementacija na FPGA sklopovlje.

CIC filtar; CIC decimator; poboljšana selektivnost; programabilna logička polja; FPGA

nije evidentirano