hrvatski

Implementacija regulatora višeg reda u FPGA sklopu

Zadatak se sastoji od projektiranja regulatora višeg reda za zadanu funkciju procesa primjenom Truxal-Gulleminova postupka te njegove implementacije u FPGA sklop. Prilikom implementacije regulator se prezentira u digitalnom obliku s cjelobrojnim zapisom brojeva konačne duljine riječi. Implementacija na Spartan-3 FPGA sklop se obavlja pomoću Xilinx razvojnog alata. Projektiranje se odvija pomoću programa Matlab, dok Xilinx dodatak Matlabu omogućuje lakšu implementaciju i programiranje samog sklopa. Prilikom projektiranja ispituje se utjecaj duljine riječi i kvantizacije na kakvoću vladanja sustava upravljanja.

regulator; FPGA

nije evidentirano