Napredna pretraga

Pregled bibliografske jedinice broj: 425203

Implementacija CIC decimatora i interpolatora na FPGA sklopovlju


Domazet, Milan
Implementacija CIC decimatora i interpolatora na FPGA sklopovlju 2006., diplomski rad, Fakultet elektrotehnike i računarstva, Zagreb


Naslov
Implementacija CIC decimatora i interpolatora na FPGA sklopovlju
(FPGA implementation of CIC decimation and interpolation filters)

Autori
Domazet, Milan

Vrsta, podvrsta i kategorija rada
Ocjenski radovi, diplomski rad

Fakultet
Fakultet elektrotehnike i računarstva

Mjesto
Zagreb

Datum
28.09

Godina
2006

Stranica
110

Mentor
Vučić, Mladen

Ključne riječi
CIC decimator; CIC interpolator; programski izveden radio; digitalna obrada signala; programabilna logička polja
(CIC decimator; CIC interpolator; software radio receiver; digital signal processing; Field Programmable Gate Array)

Sažetak
U ovom radu opisana je implementacija CIC decimatora i interpolatora na FPGA sklopovlju. CIC decimator i interpolator pogodni su za implementaciju na FPGA sklopovlju jer u svojoj realizaciji ne koriste množila niti spremnike koeficijenata, već samo registre i zbrajala odnosno oduzimala. CIC decimator je izveden s odbacivanjem bitova u pojedinim stupnjevima što vodi učinkovitijoj implementaciji s aspekta zauzeća površine na integriranom krugu. Posljedica odbacivanja bitova je dodani šum na izlaznom signalu. Određivanje broja bitova koji se mogu odbaciti izvodi se po nekom kriteriju. U ovom radu odabran je kriterij kojeg je predložio Hogenauer. Prema njemu, broj bitova za odbacivanje je dobiven na temelju najmanje snage šuma na izlazu, uz pretpostavku da svako odbacivanje bitova uzrokuje bijeli šum s uniformnom razdiobom. Ovisno o primijenjenom kriteriju, šum odbacivanja na izlazu ima različitu statistiku. Za Hogenauerov kriterij proračunata je amplituda šuma na izlazu u granicama ± 1/4LSB. Za razliku od decimatora, CIC interpolator nije moguće izvesti s odbacivanjem bitova. Naime, CIC interpolator je izveden s postupnim povećanjem broja bitova u pojedinim stupnjevima. Za svaki stupanj izračunata je potrebna širina registara i nije ju moguće smanjivati jer bi u protivnom došlo do nestabilnog odziva filtra. Jedino odbacivanje bitova koje se kod interpolatora izvodi je na izlaznom registru na duljinu izlaznog podatka. U sklopu rada, razvijeni su fizički ostvarivi (RTL) modeli CIC decimatora i CIC interpolatora u VHDL jeziku za opis sklopovlja. Proračun njihovih parametara izveden je u Matlab okruženju. Za potrebe verifikacije rada razvijena su odgovarajuća ispitna okruženja, te izvršena simulacija na nekoliko modela pobudnih signala. Osim toga, razvijeni su i modeli za njihovu implementaciju na FPGA sklopovlju kojima se verificira njihov rad i na stvarnim signalima. Učinkovitost rada decimatora i interpolatora ilustrirana je na njihovoj primjeni u programski izvedenom prijemniku. Na primjeru amplitudno moduliranog signala pokazana je uloga decimatora u postupku razlaganja signala prije detekcije, te uloga interpolatora nakon detekcije signala.

Izvorni jezik
Hrvatski

Znanstvena područja
Elektrotehnika



POVEZANOST RADA


Projekt / tema
0036029

Ustanove
Fakultet elektrotehnike i računarstva, Zagreb