Pretražite po imenu i prezimenu autora, mentora, urednika, prevoditelja

Napredna pretraga

Pregled bibliografske jedinice broj: 246672

Test procedure i ugradnja testabilnosti u digitalne ASICe male složenosti. Generalizirana Paralelno-serijska test procedura za brojila


Švedek, Tomislav
Test procedure i ugradnja testabilnosti u digitalne ASICe male složenosti. Generalizirana Paralelno-serijska test procedura za brojila // Elektrotehnika -Zagreb-, 41 (1998), 3/4; 101-110 (podatak o recenziji nije dostupan, članak, znanstveni)


Naslov
Test procedure i ugradnja testabilnosti u digitalne ASICe male složenosti. Generalizirana Paralelno-serijska test procedura za brojila
(Test procedures and design for testability in low complexity digital ASICs Generalized Paralel/serial Test Procedure for Counters)

Autori
Švedek, Tomislav

Izvornik
Elektrotehnika -Zagreb- (0013-5844) 41 (1998), 3/4; 101-110

Vrsta, podvrsta i kategorija rada
Radovi u časopisima, članak, znanstveni

Ključne riječi
integrirani sklopovi; ASIC; testabilnost; ugradnja testabilnosti
(integrated circuits; ASIC; testability; design for testability)

Sažetak
Ovaj rad ukazuje na to zašto korisnik/projektant ASICa još uvijek stavlja funkcionalno testiranje ispred svih ostalih test procedura. Razmatra i zašto sve tehnike ugradnje testabilnosti (DFT) nisu jednako primjenjive na ASICa male složenosti. Kao prilog gornjoj diskusiji predložena je generalizirana Paralelno-serijska test procedura za testiranje dugih, logikom okruženih brojila u ASIC-u. Razmatraju se njene prednosti i mane, te daje primjer skraćivanja test sekvence za 7-redova veličine.

Izvorni jezik
Hrvatski



POVEZANOST RADA


Profili:

Avatar Url Tomislav Švedek (autor)

Citiraj ovu publikaciju

Švedek, Tomislav
Test procedure i ugradnja testabilnosti u digitalne ASICe male složenosti. Generalizirana Paralelno-serijska test procedura za brojila // Elektrotehnika -Zagreb-, 41 (1998), 3/4; 101-110 (podatak o recenziji nije dostupan, članak, znanstveni)
Švedek, T. (1998) Test procedure i ugradnja testabilnosti u digitalne ASICe male složenosti. Generalizirana Paralelno-serijska test procedura za brojila. Elektrotehnika -Zagreb-, 41 (3/4), 101-110.
@article{article, author = {\v{S}vedek, T.}, year = {1998}, pages = {101-110}, keywords = {integrated circuits, ASIC, testability, design for testability}, journal = {Elektrotehnika -Zagreb-}, volume = {41}, number = {3/4}, issn = {0013-5844}, title = {Test procedures and design for testability in low complexity digital ASICs Generalized Paralel/serial Test Procedure for Counters}, keyword = {integrated circuits, ASIC, testability, design for testability} }