hrvatski

Strukturni model Java procesora

Korištenjem postojećih modula razvijen je strukturni model procesora za izvršavanje Java bajt-koda. Razvijena je jedinica za generiranje upravljačkih signala, te sklopovlje potrebno za povezivanje pojedinih modula. Upravljačka jedinica podržava izvođenje Java instrukcija i klasičnih registarskih instrukcija. Prema potrebi modificirani su postojeće module. Razmotrena je mogućnost ubrzavanja rada korištenjem protočnog sklopovlja. Razvijeno je odgovarajuće ispitno okruženje za upravljačku jedinicu i cijeli procesor, provedena simulacija, te izrađena dokumentacija. Modeli su razvijeni u jeziku VHDL, te optimirani za implementaciju na programabilnim logičkim poljima familije SpartanII proizvođača Xilinx. Posebna pažnja posvećena je smanjenju broja ćelija potrebnih za implementaciju.

Java procesor; strukturni model; upravljačka jedinica; Xilinx FPGA

nije evidentirano