Napredna pretraga

Pregled bibliografske jedinice broj: 168186

Izvedba podatkovnog stoga procesora


Vidović, Marko
Izvedba podatkovnog stoga procesora 2003., diplomski rad, Fakultet elektrotehnike i računarstva, Zagreb


Naslov
Izvedba podatkovnog stoga procesora
(Realization of processor's data stack)

Autori
Vidović, Marko

Vrsta, podvrsta i kategorija rada
Ocjenski radovi, diplomski rad

Fakultet
Fakultet elektrotehnike i računarstva

Mjesto
Zagreb

Datum
25.09

Godina
2003

Stranica
75

Mentor
Vučić, Mladen

Ključne riječi
Java procesor; strukturni model; podatkovni stog; priručna memorija stoga; Xilinx FPGA
(Java processor; RTL model; data stack; stack internal cache; Xilinx FPGA)

Sažetak
Razvijen je referentni i fizički ostvariv model sklopovlja podatkovnog stoga procesora. Analizirani su pojedini moduli postojećeg stogovnog procesora, te procijenjena opravdanost njihove ugradnje u zadani procesor. Napravljene su izmjene na postojećem sklopovlju, odnosno razvijeno novo sklopovlje. Razvijeno je odgovarajuće ispitno okruženje, provedena simulacija, te izrađena dokumentacija. Modeli su razvijeni u jeziku VHDL, te optimirani za implementaciju na programabilnim logičkim poljima familije SpartanII proizvođača Xilinx. Posebna pažnja poklonjena je smanjenu broja ćelija potrebnih za implementaciju.

Izvorni jezik
Hrvatski

Znanstvena područja
Elektrotehnika



POVEZANOST RADA


Projekt / tema
0036029