Nalazite se na CroRIS probnoj okolini. Ovdje evidentirani podaci neće biti pohranjeni u Informacijskom sustavu znanosti RH. Ako je ovo greška, CroRIS produkcijskoj okolini moguće je pristupi putem poveznice www.croris.hr
izvor podataka: crosbi !

Izvedba podatkovnog stoga procesora (CROSBI ID 339566)

Ocjenski rad | diplomski rad

Vidović, Marko Izvedba podatkovnog stoga procesora / Vučić, Mladen (mentor); Zagreb, Fakultet elektrotehnike i računarstva, . 2003

Podaci o odgovornosti

Vidović, Marko

Vučić, Mladen

hrvatski

Izvedba podatkovnog stoga procesora

Razvijen je referentni i fizički ostvariv model sklopovlja podatkovnog stoga procesora. Analizirani su pojedini moduli postojećeg stogovnog procesora, te procijenjena opravdanost njihove ugradnje u zadani procesor. Napravljene su izmjene na postojećem sklopovlju, odnosno razvijeno novo sklopovlje. Razvijeno je odgovarajuće ispitno okruženje, provedena simulacija, te izrađena dokumentacija. Modeli su razvijeni u jeziku VHDL, te optimirani za implementaciju na programabilnim logičkim poljima familije SpartanII proizvođača Xilinx. Posebna pažnja poklonjena je smanjenu broja ćelija potrebnih za implementaciju.

Java procesor; strukturni model; podatkovni stog; priručna memorija stoga; Xilinx FPGA

nije evidentirano

engleski

Realization of processor's data stack

nije evidentirano

Java processor; RTL model; data stack; stack internal cache; Xilinx FPGA

nije evidentirano

Podaci o izdanju

75

25.09.2003.

obranjeno

Podaci o ustanovi koja je dodijelila akademski stupanj

Fakultet elektrotehnike i računarstva

Zagreb

Povezanost rada




Elektrotehnika