Napredna pretraga

Pregled bibliografske jedinice broj: 168168

Aritmetičko logička jedinica


Svirčević, Mijo
Aritmetičko logička jedinica 2003., diplomski rad, Fakultet elektrotehnike i računarstva, Zagreb


Naslov
Aritmetičko logička jedinica
(Arithmetic logic unit)

Autori
Svirčević, Mijo

Vrsta, podvrsta i kategorija rada
Ocjenski radovi, diplomski rad

Fakultet
Fakultet elektrotehnike i računarstva

Mjesto
Zagreb

Datum
25.09

Godina
2003

Stranica
72

Mentor
Vučić, Mladen

Ključne riječi
Java procesor; strukturni model; cjelobrojna aritmetika s predznakom; zbrajalo; oduzimalo; množilo; dijelilo; ispitno okruženje; Xilinx FPGA
(Java processor; RTL model; signed integer arithmetic; adder; subtractor; multiplier; divider; testbench; Xilinx FPGA)

Sažetak
Razvijen je referentni i fizički ostvariv model sklopovlja aritmetičko logičke jedinice procesora. Analizirani su pojedini moduli postojećeg stogovnog procesora, te procijenjena opravdanost njihove ugradnje u zadani procesor. Napravljene su izmjene na postojećem sklopovlju, odnosno razvijeno novo sklopovlje. Razvijeno je odgovarajuće ispitno okruženje, provedena simulacija, te izrađena dokumentacija. Modeli su razvijeni u jeziku VHDL, te optimirani za implementaciju na programabilnim logičkim poljima familije SpartanII proizvođača Xilinx. Posebna pažnja posvećena je smanjenu broja ćelija potrebnih za implementaciju.

Izvorni jezik
Hrvatski

Znanstvena područja
Elektrotehnika



POVEZANOST RADA


Projekt / tema
0036029