hrvatski

Izvedba sklopovlja za dohvat operacijskog koda

Razvijen je referentni i fizički ostvariv model sklopovlja za dohvat operacijskog koda procesora. Analizirani su pojedini moduli postojećeg stogovnog procesora, te procijenjena opravdanost njihove ugradnje u zadani procesor. Napravljene su izmjene na postojećem sklopovlju, odnosno razvijeno novo sklopovlje. Razvijeno je odgovarajuće ispitno okruženje, provedena simulacija, te izrađena dokumentacija. Modeli su razvijeni u jeziku VHDL, te optimirani za implementaciju na programabilnim logičkim poljima familije SpartanII proizvođača Xilinx. Posebna pažnja poklonjena je smanjenju broja ćelija potrebnih za implementaciju.

Java procesor; strukturni model; programsko brojilo; stog povratnih adresa; Xilinx FPGA

nije evidentirano