Dizajn i FPGA implementacija decimacijskog filtra temeljenog na izoštravanju i kompenzaciji amplitude (CROSBI ID 430706)
Ocjenski rad | diplomski rad
Podaci o odgovornosti
Duje Mušura
Ana Sović Kržić
Goran Molnar
hrvatski
Dizajn i FPGA implementacija decimacijskog filtra temeljenog na izoštravanju i kompenzaciji amplitude
Proučeni su postupci dizajna i realizacije rekurzivnih FIR decimatora temeljenih na polinomnom izoštravanju i kompenzaciji amplitude. Razvijeni su postupci određivanja optimalnih koeficijenata polinoma koji su izraženi kao sume potencija broja 2 te osiguravaju minmax izoštravanje u područjima preklapanja spektra. Nadalje, za kompenzator je razvijen postupak određivanja optimalnih koeficijenata koji su također izraženi kao sume potencija broja 2, a pritom osiguravaju minimalno odstupanje amplitude u danom području propuštanja. Cjelokupni dizajn decimacijskog filtra napravljen je u Matlab-u. Za dobivene koeficijente te za postojeći fizički ostvariv model izoštrenog CIC filtra razvijen je model decimacijskog filtra bez upotrebe množila pisan u jeziku VHDL. Konačno, model je uhodan na sustavu ZedBoard.
FPGA ; CIC filtar ; decimacijski filtar ; izoštravanje polinomom ; kompenzacija amplitude ; Zedboard
nije evidentirano
engleski
Design and FPGA Implementation of Decimation Filter Based on Amplitude Sharpening and Compensation
nije evidentirano
FPGA ; CIC filter ; decimation filter ; polynomial sharpening ; amplitude compensation ; Zedboard
nije evidentirano
Podaci o izdanju
39
10.07.2019.
obranjeno
Podaci o ustanovi koja je dodijelila akademski stupanj
Fakultet elektrotehnike i računarstva
Zagreb, Hrvatska