Nalazite se na CroRIS probnoj okolini. Ovdje evidentirani podaci neće biti pohranjeni u Informacijskom sustavu znanosti RH. Ako je ovo greška, CroRIS produkcijskoj okolini moguće je pristupi putem poveznice www.croris.hr
izvor podataka: crosbi !

FPGA implementacija vrlo strmih FIR filtara dobivenih tehnikom maskiranja frekvencijske karakteristike (CROSBI ID 427688)

Ocjenski rad | diplomski rad

Lavrnja, Luka FPGA implementacija vrlo strmih FIR filtara dobivenih tehnikom maskiranja frekvencijske karakteristike / Petrinović, Davor ; Molnar, Goran (mentor); Zagreb, Fakultet elektrotehnike i računarstva, . 2019

Podaci o odgovornosti

Lavrnja, Luka

Petrinović, Davor ; Molnar, Goran

hrvatski

FPGA implementacija vrlo strmih FIR filtara dobivenih tehnikom maskiranja frekvencijske karakteristike

Proučena je tehnika maskiranja frekvencijske karakteristike (FRM) za dobivanje vrlo strmih niskopropusnih FIR filtara s linearnom fazom. FRM tehnikom su obuhvaćeni i uskopojasni i širokopojasni filtri. Za realizaciju FRM filtra određeni su prototipni i maskirni filtri te faktor skaliranja frekvencijske osi. Za dane granične frekvencije prijelaznog područja FRM filtra razvijen je postupak određivanja faktora skaliranja te graničnih frekvencija prototipnog filtra i graničnih frekvencija maskirnih filtara. Za dobivene frekvencije te za dane redove ovih filtara određeni su koeficijenti njihovih prijenosnih funkcija koje imaju jednoliku valovitost amplitude u području propuštanja i području gušenja. Za potrebe implementacije FRM filtra razvijen je fizički ostvariv model FIR filtra korištenjem jednog zbrajala i jednog mmnožila, koji podržava generički broj elemenata za kašnjenje između dvije uzastopne sumacije. Korištenjem ovog modela i dobivenih koeficijenata implementiran je prototipni filtar s brojem elemenata za kašnjenje koji odgovara faktoru skaliranja te maskirni filtri s jediničnim kašnjenjem. Na kraju, korištenjem ovih filtara, razvijen je model širokopojasnog FRM filtra. Model filtra razvijen je u jeziku VHDL i uhodan na razvojnom sustavu Zedboard.

FIR ; frekvencijsko maskiranje ; filtar ; MATLAB ; VHDL ; Zedboard ; Xillybus ; FIFO

nije evidentirano

engleski

FPGA Implementation of Very Sharp FIR Filters Obtained by Frequency-Response Masking Technique

nije evidentirano

FIR ; frequency masking ; FIR ; MATLAB ; VHDL ; Zedboard ; Xillybus ; FIFO

nije evidentirano

Podaci o izdanju

27

11.07.2019.

obranjeno

Podaci o ustanovi koja je dodijelila akademski stupanj

Fakultet elektrotehnike i računarstva

Zagreb

Povezanost rada

Elektrotehnika, Računarstvo